• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明提供電漿蝕刻方法，其利用第1處理氣體，對於上方形成有已圖案化之矽氧化物膜的被處理基板中的矽層進行蝕刻，以形成孔部；該電漿蝕刻方法包含有：第1沉積步驟S11，利用含有一氧化碳氣體的第2處理氣體，在矽氧化物膜之表面沉積出保護膜；第1蝕刻步驟S12，利用第1處理氣體，將矽層進行蝕刻；第2沉積步驟S13，利用第2處理氣體，在孔部之側壁沉積出保護膜；及第2蝕刻步驟S14，利用第1處理氣體，進一步將矽層進行蝕刻；且將第2沉積步驟S13與第2蝕刻步驟S14加以交替地重複進行至少各2次。
    公开号:TW201316408A
    申请号:TW101124952
    申请日:2012-07-11
    公开日:2013-04-16
    发明作者:Yusuke Hirayama；Kazuhito Tohnoe
    申请人:Tokyo Electron Ltd；
    IPC主号:H01L21-00
    专利说明:
    電漿蝕刻方法
    本發明係關於利用電漿進行蝕刻之電漿蝕刻方法。
    半導體裝置之製造領域中，有人進行了藉由半導體裝置之細微化以提高密集度的嘗試。近年來，有人進行：藉由所謂三維立體封裝之半導體裝置堆疊，以提高每單位面積之密集度的嘗試。
    所堆疊的半導體裝置具備有貫通於由例如矽層所構成基板而形成的電極，並透過該電極來進行電性連接。形成此種貫通於基板的電極時，採用塗佈裝置在基板塗佈光阻劑，並採用曝光裝置進行曝光後，利用顯影裝置進行顯影，而在光阻膜形成光阻圖案。電漿蝕刻裝置中，所形成的光阻圖案係使用於例如作為遮罩來將基板蝕刻時，藉以形成貫通孔或介層洞等之孔部。
    例如，在基板形成孔部作為貫通孔的情形，由於孔部之深度較深，因此有必要長時間進行電漿蝕刻。另一方面，隨著半導體裝置的細微化，為了確保形狀精度，必須使光阻膜之厚度較薄。然而，矽層之蝕刻速度相對於光阻膜之蝕刻速度，亦即選擇比並不太高。因此，當長時間進行電漿蝕刻時，遮罩會在蝕刻完成以前被去除，為其課題。
    因此，對於具有較小內徑尺寸與較大深度尺寸，而深度尺寸相對於內徑尺寸的比，亦即寬高比較大的孔部，於形成該孔部的情形，會不使用光阻膜，而使用矽氧化物膜作為遮罩(例如參照專利文獻1)。對於矽層，矽氧化物膜具有較光阻膜高的選擇比，因此即使長時間進行電漿蝕刻，也能防止遮罩在蝕刻完成以前被去除。
    【專利文獻1】日本特開平11-97414號公報
    然而，將矽層進行蝕刻以形成孔部的製程中，有時使用例如在低溫下所形成的矽氧化物膜，亦即低溫氧化膜作為遮罩。低溫氧化膜等之矽氧化物膜並非緻密的膜，其表面上會存在有微小的晶格缺陷。以此種矽氧化物膜為遮罩，利用含有氟原子之處理氣體的電漿進行蝕刻時，該等微小的晶格缺陷會被電漿含有的氟自由基(F＊)所局部性地加以蝕刻。然後，矽氧化物膜之表面會產生例如凹坑。當矽氧化物膜之表面產生凹坑時，有形成出到達至矽氧化物膜之底層膜的貫通孔之虞，而有損害矽氧化物膜作為遮罩膜的功能之虞。
    又，當所形成之孔部的寬高比變大時，相較於所形成之孔部的頂面部稍微下方的部分，亦即彎曲部之開口直徑變成較頂面部之開口直徑為大。而且，於較彎曲部下方的部分，開口直徑越接近孔部底就越變小，且於孔部底變成最小。其結果，無法將孔部之側壁形成為相對於基板表面呈垂直。
    本發明係有鑑於上述點所設計者，提供如下之電漿蝕刻方法：以矽氧化物膜為遮罩，將矽層進行蝕刻以形成孔部時，可保護遮罩免於電漿的蝕刻，而良好地形成所要形成之孔部的側壁。
    為解決上述課題，本發明之特徵在於採取下述手段。
    依本發明之一實施例，提供電漿蝕刻方法，其利用第1處理氣體的電漿，對於矽層上方形成有已圖案化成既定圖案之矽氧化物膜的被處理基板中的該矽層，以該矽氧化物膜為遮罩來進行蝕刻，而形成孔部；該電漿蝕刻方法包含有：第1沉積步驟，利用含有一氧化碳氣體之第2處理氣體的電漿，在該矽氧化物膜之表面沉積出保護膜；第1蝕刻步驟，以表面沉積有該保護膜的該矽氧化物膜為遮罩，利用該第1處理氣體的電漿，將該矽層進行蝕刻；第2沉積步驟，於該第1蝕刻步驟後，利用該第2處理氣體的電漿，在所形成之該孔部的側壁沉積出該保護膜；及第2蝕刻步驟，以表面沉積有該保護膜的該矽氧化物膜為遮罩，利用該第1處理氣體的電漿，進一步將該矽層進行蝕刻；且將該第2沉積步驟與該第2蝕刻步驟加以交替地重複進行至少各2次。
    依本發明，以矽氧化物膜為遮罩，將矽層進行蝕刻以形成孔部時，可保護遮罩免於電漿的蝕刻，而良好地形成所要形成之孔部的側壁。
    1‧‧‧腔室(處理容器)
    1a‧‧‧腔室1之上部
    1b‧‧‧腔室1之下部
    2‧‧‧載置台
    3‧‧‧絕緣構件
    4‧‧‧支撐部
    5‧‧‧對焦環
    6‧‧‧靜電吸盤
    6a‧‧‧電極
    6b‧‧‧絕緣片
    7‧‧‧滾珠螺桿
    8‧‧‧伸縮囊
    9‧‧‧風箱式伸縮護蓋
    10‧‧‧檔板
    11‧‧‧排氣口
    12‧‧‧排氣系統
    13‧‧‧閘閥
    14‧‧‧匹配器
    15‧‧‧第1高頻電源
    16‧‧‧直流電源
    17‧‧‧冷煤室
    17a、17b‧‧‧配管
    18‧‧‧氣體導入機構
    19‧‧‧氣體供給線
    20‧‧‧噴淋頭
    20a‧‧‧氣體導入口
    21‧‧‧緩衝室
    22‧‧‧氣體噴吐口
    23‧‧‧處理氣體供給部
    23a‧‧‧氣體供給配管
    24‧‧‧偶極環形磁石
    25‧‧‧匹配器
    26‧‧‧第2高頻電源
    31‧‧‧各向異性分段柱狀磁鐵
    32‧‧‧殼體
    35‧‧‧SF6氣源
    36‧‧‧O2氣源
    37‧‧‧SiF4氣源
    38‧‧‧CO氣源
    35a、36a、37a、38a‧‧‧流量控制閥
    40‧‧‧控制部
    41‧‧‧製程控制器
    42‧‧‧使用者介面
    43‧‧‧記憶部
    51‧‧‧基體(矽層)
    51a、51b、51c、51d、51e‧‧‧孔部
    51f‧‧‧頂面部
    51g‧‧‧彎曲部
    51h‧‧‧較彎曲部51g下方的部分
    52‧‧‧第1遮罩膜
    53‧‧‧第2遮罩膜
    53b‧‧‧貫通孔
    54‧‧‧光阻膜
    52a、53a、54a‧‧‧開口部
    55‧‧‧保護膜
    101‧‧‧電晶體
    102‧‧‧層間絕緣膜
    103‧‧‧配線構造
    104‧‧‧配線層
    105‧‧‧絕緣膜
    106‧‧‧介層洞
    107‧‧‧絕緣膜
    108‧‧‧貫通電極
    B‧‧‧水平磁場
    D‧‧‧侵蝕深度
    EL‧‧‧RF電場
    G‧‧‧黏接劑
    H1‧‧‧第1深度
    H2‧‧‧第2深度
    H3‧‧‧第3深度
    H‧‧‧所希望之深度
    S10‧‧‧灰化步驟
    S11‧‧‧第1沉積步驟
    S12‧‧‧第1蝕刻步驟
    S13‧‧‧第2沉積步驟
    S14‧‧‧第2蝕刻步驟
    SW‧‧‧支撐晶圓
    t1、t2‧‧‧厚度尺寸
    T1‧‧‧研磨前的厚度
    T2‧‧‧既定厚度
    V‧‧‧貫通孔
    W‧‧‧晶圓(元件晶圓)
    Wa‧‧‧晶圓W之表面
    Wb‧‧‧晶圓W之背面
    圖1係顯示適合於依第1實施形態之電漿蝕刻方法的電漿蝕刻裝置之結構的概略剖面圖。
    圖2係示意地顯示圖1之電漿蝕刻裝置所安裝有的偶極環形磁石之結構的橫剖面圖。
    圖3係用以說明圖1之電漿蝕刻裝置的腔室內所形成之電場及磁場的圖。
    圖4係顯示圖1之蝕刻裝置中的處理氣體供給部之結構的圖。
    圖5係用以說明依第1實施形態之電漿蝕刻方法中的各製程之順序的流程圖。
    圖6係示意地顯示依第1實施形態之電漿蝕刻方法的各製程中之晶圓狀態的剖面圖(其1)。
    圖7係示意地顯示依第1實施形態之電漿蝕刻方法的各製程中之晶圓狀態的剖面圖(其2)。
    圖8係示意地顯示依第1實施形態之電漿蝕刻方法的各製程中之晶圓狀態的剖面圖(其3)。
    圖9係示意地顯示依第1實施形態之電漿蝕刻方法的各製程中之晶圓狀態的剖面圖(其4)。
    圖10係示意地顯示依第1實施形態之電漿蝕刻方法的各製程中之晶圓狀態的剖面圖(其5)。
    圖11係示意地顯示依第1實施形態之電漿蝕刻方法的各製程中之晶圓狀態的剖面圖(其6)。
    圖12係示意地顯示依第1實施形態之電漿蝕刻方法的各製程中之晶圓狀態的剖面圖(其7)。
    圖13係示意地顯示依第1實施形態之電漿蝕刻方法的各製程中之晶圓狀態的剖面圖(其8)。
    圖14係示意地顯示依第1實施形態之電漿蝕刻方法的各製程中之晶圓狀態的剖面圖(其9)。
    圖15係示意地顯示依比較例之電漿蝕刻方法的各製程中之晶圓狀態的剖面圖。
    圖16a~16c係示意地顯示出包含依第2實施形態之電漿蝕刻方法的半導體裝置製造方法之各製程中之晶圓狀態的剖面圖(其1)。
    圖17a~17c係示意地顯示出包含依第2實施形態之電漿蝕刻方法的半導體裝置製造方法之各製程中之晶圓狀態的剖面圖(其2)。
    圖18係顯示依一實施形態之各步驟與製程條件的表1。
    圖19係顯示依一實施形態之各步驟與製程條件的表2。 [實施發明之最佳形態]
    接著，針對用來實施本發明的形態，與圖式一併進行說明。 (第1實施形態)
    首先，針對依本發明之第1實施形態的電漿蝕刻方法進行說明。
    圖1係顯示適合於依本實施形態之電漿蝕刻方法的電漿蝕刻裝置之結構的概略剖面圖。圖2係示意地顯示偶極環形磁石24之結構的橫剖面圖。圖3係用以說明腔室1內所形成之電場及磁場的圖。圖4係顯示處理氣體供給部23之結構的圖。
    電漿蝕刻裝置係構成為磁控反應離子蝕刻(Reactive Ion Etching,RIE)型的電漿蝕刻裝置，具有由例如鋁或不鏽鋼等之金屬所構成的腔室(處理容器)1。
    於腔室1內，設有用以載置例如矽晶圓(以下簡稱為「晶圓」)W作為被處理基板的平台或載置台2。載置台2係由例如鋁所構成，且隔著絕緣構件3而受支撐於由導體所構成的支撐部4。於載置台2之頂面的周圍，配置有由例如石英所構成的對焦環5。於載置台2之頂面，設有用來以靜電吸附力固持住晶圓W的靜電吸盤6。載置台2與支撐部4可利用包含有滾珠螺桿7的升降機構來進行升降，且設於支撐部4之下方的升降驅動機構(未圖示)係利用由不銹鋼所構成的伸縮囊8加以覆蓋。於伸縮囊8之外側設有風箱式伸縮護蓋9。又，對焦環5之底面連接於檔板10，且對焦環5經由檔板10、支撐部4及伸縮囊8而與腔室1導通。而且，腔室1係進行接地。
    又，載置台2與支撐部4相當於本發明中的支撐部。
    腔室1具有直徑較小的上部1a、與直徑較上部1a為大的下部1b。於腔室1之下部1b的側壁形成有排氣口11，排氣口11經由排氣管而連接有排氣系統12。藉由使排氣系統12之真空泵進行作動，可將腔室1內之處理空間減壓到既定之真空度。於腔室1之下部1b的側壁，還安裝有進行晶圓W之搬入搬出口開閉的閘閥13。
    載置台2經由匹配器14，而電性連接有電漿產生及反應性離子蝕刻(RIE)用的第1高頻電源15。第1高頻電源15係將具有例如40MHz之第1頻率的第1高頻電力供給至下部電極，亦即載置台2。
    於腔室1之頂棚部設有後述之噴淋頭20，作為保持在接地電位的上部電極。因此，來自第1高頻電源15的第1高頻電力被供給到載置台2與噴淋頭20之間。
    載置台2還經由另一匹配器25，而以與第1高頻電源15並列之方式電性連接有第2高頻電源26。第2高頻電源26將具有較第1高頻電源15所供給第1高頻電力之第1頻率為低之頻率，例如3.6MHz之第2頻率的第2高頻電力，疊加地供給至載置台2。來自第2高頻電源26的第2高頻電力，係如後述，用以防止在形成孔部時發生孔部側壁粗糙的情形。
    靜電吸盤6係將由導電膜所構成的電極6a夾入一對絕緣片6b之間而成者，且電極6a電性連接有直流電源16。利用來自直流電源16的直流電壓，能以靜電引力吸附固持住晶圓W。
    於載置台2之內部，設有例如在圓周方向上延伸的冷煤室17。透過配管17a、17b，從外接的急冷器單元(未圖示)將既定溫度之冷煤例如冷卻水加以循環供給到該冷煤室17。藉由冷煤之溫度，可對載置台2上之晶圓W的處理溫度進行控制。為使得蝕刻所形成之孔部的側壁形狀呈垂直，載置台2之溫度係越低越佳，可採用例如-30℃左右的冷煤。
    進而，透過氣體供給線19，把來自氣體導入機構18的冷卻氣體例如He氣體供給到靜電吸盤6的頂面與晶圓W的背面之間。為提高蝕刻加工的晶圓面內均一性，氣體導入機構18形成為可在晶圓中心部與晶圓周緣部獨立地進行氣體壓力亦即背壓的控制。
    頂棚部之噴淋頭20中，在與載置台2之頂面平行對向的底面設有許多氣體噴吐口22。於氣體噴吐面之內側設有緩衝室21，於緩衝室21之氣體導入口20a連接有來自處理氣體供給部23的氣體供給配管23a。
    於腔室1之上部1a的周圍，配置有呈環狀或同心狀延伸的偶極環形磁石24。偶極環形磁石24如圖2之橫剖面圖所示，係於由環狀磁性體所構成的殼體32內，在周向上以一定間隔配置複數個例如16個各向異性分段柱狀磁鐵31而成。圖2中，各個各向異性分段柱狀磁鐵31中所示之箭頭係顯示磁化方向。如圖所示，可藉由將各個各向異性分段柱狀磁鐵31之磁化方向沿著周方向一點一點地位移，而形成整體朝一個方向之一致的水平磁場B。
    因此，於載置台2與噴淋頭20之間的空間，如圖3所示意地顯示，利用第1高頻電源15形成鉛直方向的RF(射頻)電場EL，並利用偶極環形磁石24形成水平磁場B。藉由進行使用該等正交電磁場的磁控放電，可於載置台2之表面附近產生高密度電漿。
    就處理氣體而言，可將由氟化硫或氟化碳所構成之氟化物氣體、與氧(O2)氣二者的混合氣體使用於處理氣體。作為氟化物氣體，較佳係採用1個分子中所存在之氟數量較多的氣體，例如六氟化硫(SF6)氣體或十氟化二硫(S2F10)氣體。又，也可將氟化矽氣體，例如四氟化矽(SiF4)氣體加入處理氣體，作為氟化物氣體。因此，處理氣體供給部23如圖4所示意地顯示，具有例如SF6氣源35、O2氣源36及SiF4氣源37，且設置成可利用流量控制閥35a、36a、37a個別地控制各自的流量。
    本實施形態中，還可使用一氧化碳(CO)氣體，作為用來在遮罩膜之表面沉積出保護膜的氣體。因此，處理氣體供給部23如圖4所示，具有例如CO氣源38，且設置成可利用流量控制閥38a個別地控制其流量。
    上述結構的電漿蝕刻裝置係由控制部40總括地控制其動作。於該控制部40設有：具備CPU(中央處理器)，用來控制電漿蝕刻裝置之各部的製程控制器41、使用者介面42、及記憶部43。
    使用者介面42係由下述部分等所構成：鍵盤，由製程管制者進行指令之輸入操作，以對電漿蝕刻裝置進行控管；及顯示器，將電漿蝕刻裝置之運轉狀況可視化而顯示。
    於記憶部43存放有：用以在製程控制器41之控制下，實現出在電漿蝕刻裝置執行之各種處理的控制程式(軟體)、及儲存有處理條件資料等的配方。而且，按照需要，在來自使用者介面42之指示等之下，從記憶部43叫出任意的配方，而令製程控制器41執行，藉以在製程控制器41的控制下，於電漿蝕刻裝置進行所希望之處理。又，控制程式或處理條件資料等之配方也可以利用：存放於電腦可讀取之電腦記憶媒體(例如硬式磁碟、CD(光碟)、軟性磁碟、半導體記憶體等)等的狀態者。或者，控制程式或處理條件資料等之配方也可以從其他裝置，透過例如專用線路隨時傳送，而直接連線進行利用。
    要在如此所構成之電漿蝕刻裝置進行電漿蝕刻時，首先打開閘閥13，以將被處理基板亦即由矽層所構成的晶圓W搬入腔室1內，而載置於載置台2上。接著，使載置有晶圓W的載置台2上升到圖示之高度位置，並利用排氣系統12之真空泵，經由排氣口11對腔室1內進行排氣。然後，從處理氣體供給部23，將處理氣體以既定之流量導入腔室1內，使腔室1內的壓力成為設定值。進而，從第1高頻電源15，將高頻電力以既定之功率施加到載置台2。又，從直流電源16，將直流電壓施加到靜電吸盤6的電極6a，使晶圓W固定於載置台2，藉以進行支撐。從噴淋頭20所噴吐出來的處理氣體因為磁控放電而電漿化，電漿化而成的電漿會照射到晶圓W。然後，利用所照射之電漿含有的自由基或離子，將晶圓W進行蝕刻。
    接下來，針對依本實施形態之電漿蝕刻方法進行說明。
    圖5係用以說明依本實施形態之電漿蝕刻方法中的各製程之順序的流程圖。圖6至圖14係示意地顯示依本實施形態之電漿蝕刻方法的各製程中之晶圓狀態的剖面圖。又，圖6至圖14中，放大顯示出晶圓W上之一個開口部的附近區域。
    首先，針對適用電漿蝕刻方法的晶圓W之結構的一例進行說明。如圖6所示，晶圓W係在由例如單晶矽(Si)層所構成之基體51上，從下側起依序堆疊有第1遮罩膜52、第2遮罩膜53及光阻膜54而成。作為第1遮罩膜52，可使用具有例如厚度尺寸t1的氮化矽(SiN)膜，且可將厚度尺寸t1設定為例如0.5μm。作為第2遮罩膜53，可使用具有例如厚度尺寸t2的氧化矽(SiOX)膜，且可將厚度尺寸t2設定為例如0.5μm。
    又，第1遮罩膜52及第2遮罩膜53中，第1遮罩膜52也可為氧化矽(SiOX)膜，第2遮罩膜53也可為氮化矽(SiN)膜。又，作為遮罩膜之最上層，並不限於氧化矽(SiOX)、氮化矽(SiN)膜，還可使用各種絕緣膜、無機膜。
    又，本實施形態中之所謂的矽氧化物膜意指氧化矽膜、及其他含有矽作為主成分之元素的氧化膜。
    於光阻膜54，藉由事先進行光微影製程，而在複數處圖案成形有例如圓形的開口部54a。將此種晶圓W搬入後述與進行電漿蝕刻之腔室1相同、或另外設置的腔室內，而載置於載置台上。以下，針對於搬入後述與進行電漿蝕刻之腔室1相同的腔室1內之例子進行說明。
    於已利用排氣系統12之真空泵對腔室1內進行排氣的狀態下，從處理氣體供給部23，將處理氣體以既定之流量導入腔室1內，使腔室1內的壓力成為設定值。作為處理氣體，將SF6氣體及O2氣以既定之流量導入腔室1內，也可依所需，將氟化矽(SiF4)氣體及溴化氫(HBr)氣體加入處理氣體。又，於利用直流電源16以靜電引力將晶圓W固定於載置台2，藉以進行支撐的狀態下，利用第1高頻電源15，將第1高頻電力供給到載置台2。如此一來，從噴淋頭20所噴吐出來的處理氣體因為磁控放電而電漿化，電漿化而成的電漿會照射到晶圓W。
    然後，藉由將電漿照射到晶圓W，而如圖6所示般，於光阻膜54之各個開口部54a，在下層側之第2遮罩膜53及第1遮罩膜52分別形成開口部53a、52a。
    在使晶圓W之表面形成為圖6所示狀態以後，首先，於步驟S10中，利用將含有例如O2氣之處理氣體加以電漿化而成的電漿，將光阻膜54進行灰化。
    於已利用排氣系統12之真空泵對腔室1內進行排氣的狀態下，從處理氣體供給部23，將處理氣體以既定之流量導入腔室1內，使腔室1內的壓力成為設定值。作為處理氣體，將O2氣以既定之流量導入腔室1內。又，於利用直流電源16以靜電引力將晶圓W固定於載置台2，藉以進行支撐的狀態下，利用第1高頻電源15，將第1高頻電力供給到載置台2。如此一來，從噴淋頭20所噴吐出來的處理氣體因為磁控放電而電漿化，電漿化而成的電漿會照射到晶圓W。
    然後，藉由將電漿照射到晶圓W，而如圖7所示般，將光阻膜54進行灰化而去除。又，由於可在下一步驟S11中，將第2遮罩膜53上之光阻膜54完全去除，而使第2遮罩膜53之表面潔淨化，因此步驟S10中，也可不將灰化進行到第2遮罩膜53之表面露出來。
    接著，於步驟S11中，光阻膜54被灰化後，利用將含有一氧化碳氣體(CO氣體)之處理氣體加以電漿化而成的電漿，沉積出保護膜55(第1沉積步驟)。
    於已利用排氣系統12之真空泵對腔室1內進行排氣的狀態下，從處理氣體供給部23，將處理氣體以既定之流量導入腔室1內，使腔室1內的壓力成為設定值。作為處理氣體，將CO氣體以既定之流量導入腔室1內。又，於利用直流電源16以靜電引力將晶圓W固定於載置台2，藉以進行支撐的狀態下，利用第1高頻電源15，將第1高頻電力供給到載置台2。如此一來，從噴淋頭20所噴吐出來的處理氣體因為磁控放電而電漿化，電漿化而成的電漿會照射到晶圓W。
    然後，藉由將電漿照射到晶圓W，而如圖8所示般，在第2遮罩膜53之表面沉積出保護膜55。此時，保護膜55也沉積於：形成在第2遮罩膜53之開口部53a的側面、及形成在第1遮罩膜52之開口部52a的側面。
    例如，於步驟S11中使用CO氣體作為處理氣體的情形，在處理氣體進行電漿化時，會產生碳自由基C＊。當所產生之碳自由基C＊到達第2遮罩膜53的表面時，會沉積出含有例如非晶碳等之碳的沉積物。本實施形態中，此可認為係發揮作為後述蝕刻步驟中之保護膜的功能。
    又，如後述，較佳係產生碳自由基C＊，並且不產生氟自由基F＊。因此，也可不使用CO氣體，而使用二氧化碳(CO2)氣體。
    又，如前所述，步驟S10中，未將灰化進行到第2遮罩膜53之表面露出來時，也可於步驟S10後，在步驟S11中，利用電漿把剩餘的光阻膜54去除。此時，於步驟S11中，當所產生之碳自由基C＊到達第2遮罩膜53的表面時，會將剩餘的光阻膜54灰化去除，並且沉積為含碳的沉積物。
    或者，也可將步驟S10之利用含O2氣之處理氣體的電漿來進行的灰化加以省略，而從最初即進行步驟S11。亦即，對於光阻膜54，也可全部利用含CO氣體之處理氣體的電漿加以去除。
    接著，於步驟S12中，以表面沉積有保護膜55的第2遮罩膜53為遮罩，利用將含有SF6氣體之處理氣體加以電漿化而成的電漿，將矽層51進行蝕刻(第1蝕刻步驟)。
    於已利用排氣系統12之真空泵對腔室1內進行排氣的狀態下，從處理氣體供給部23，將處理氣體以既定之流量導入腔室1內，使腔室1內的壓力成為設定值。作為處理氣體，將SF6氣體及O2氣以既定之流量導入腔室1內，也可依所需，將氟化矽(SiF4)氣體及溴化氫(HBr)氣體加入處理氣體。又，於利用直流電源16以靜電引力將晶圓W固定於載置台2，藉以進行支撐的狀態下，利用第1高頻電源15，將第1高頻電力供給到載置台2。如此一來，從噴淋頭20所噴吐出來的處理氣體因為磁控放電而電漿化，電漿化而成的電漿會照射到晶圓W。
    然後，藉由將電漿照射到晶圓W，而如圖9所示，於第2遮罩膜53、第1遮罩膜52各自的開口部53a、52a，在下層側的矽層51形成孔部51a，達到第1深度H1。
    例如，於使用SF6氣體作為處理氣體的情形，在處理氣體電漿化時，會產生氟自由基F＊。當所產生的氟自由基F＊到達矽層51時，如下述反應式(1)4F＊+Si → SiF4 (1)所示般，因為氟自由基F＊與Si反應而產生SiF4。然後，把所產生的SiF4排出，藉以將矽層51進行蝕刻。
    接下來，於步驟S13中，利用含有CO氣體之處理氣體的電漿，在所形成之孔部51a的側壁沉積出保護膜55(第2沉積步驟)。
    於已利用排氣系統12之真空泵對腔室1內進行排氣的狀態下，從處理氣體供給部23，將處理氣體以既定之流量導入腔室1內，使腔室1內的壓力成為設定值。作為處理氣體，將CO氣體以既定之流量導入腔室1內。又，於利用直流電源16以靜電引力將晶圓W固定於載置台2，藉以進行支撐的狀態下，利用第1高頻電源15，將第1高頻電力供給到載置台2。如此一來，從噴淋頭20所噴吐出來的處理氣體因為磁控放電而電漿化，電漿化而成的電漿會照射到晶圓W。
    然後，藉由將電漿照射到晶圓W，而如圖10所示般，在孔部51a的側壁沉積出保護膜55。此時，保護膜55也沉積於：第2遮罩膜53的頂面、形成在第2遮罩膜53之開口部53a的側面、及形成在第1遮罩膜52之開口部52a的側面。
    例如，於步驟S13中使用CO氣體作為處理氣體的情形，與步驟S11同樣地，在處理氣體進行電漿化時，會產生碳自由基C＊。當所產生之碳自由基C＊到達第2遮罩膜53的表面時，會沉積出含有例如非晶碳等之碳的沉積物。本實施形態中，可認為係發揮作為蝕刻步驟中之保護膜的功能。
    或者，例如於步驟S12進行式(1)之反應的情形、或處理氣體含有SiF4氣體的情形，在SiF4氣體進行電漿化時，會產生矽自由基Si＊。因此，例如於步驟S13中使用CO氣體作為處理氣體的情形，在處理氣體進行電漿化時所產生的碳自由基C＊會與矽自由基Si＊反應，因此沉積出具有Si-C鍵的沉積物。本實施形態中，此亦可認為係發揮作為蝕刻步驟中之保護膜的功能。
    又，步驟S13中，也可在側壁沉積出保護膜55，直到所形成之孔部51a的底處。藉此，在將孔部底面進行蝕刻時，可抑制住孔部側壁被蝕刻的情形，一直到孔部底處。
    再下來，於步驟S14中，以表面沉積有保護膜55的第2遮罩膜53為遮罩，利用將含有SF6氣體之處理氣體加以電漿化而成的電漿，將矽層51進行蝕刻(第2蝕刻步驟)。
    於已利用排氣系統12之真空泵對腔室1內進行排氣的狀態下，從處理氣體供給部23，將處理氣體以既定之流量導入腔室1內，使腔室1內的壓力成為設定值。作為處理氣體，將SF6氣體及O2氣以既定之流量導入腔室1內，也可依所需，將氟化矽(SiF4)氣體及溴化氫(HBr)氣體加入處理氣體。又，於利用直流電源16以靜電引力將晶圓W固定於載置台2，藉以進行支撐的狀態下，利用第1高頻電源15，將第1高頻電力供給到載置台2。如此一來，從噴淋頭20所噴吐出來的處理氣體因為磁控放電而電漿化，電漿化而成的電漿會照射到晶圓W。
    然後，藉由將電漿照射到晶圓W，而如圖11所示，於第2遮罩膜53、第1遮罩膜52各自的開口部53a、52a，在下層側的矽層51形成孔部51b，達到第2深度H2。
    又，步驟S14中，也可於利用含有SF6氣體之處理氣體的電漿，將矽層51進行蝕刻以前，利用含有SF6氣體及O2氣之處理氣體的電漿，在所形成之孔部51a的側壁沉積出第2保護膜。此時，在處理氣體進行電漿化時，會產生氧自由基O＊及氟化矽的自由基SiFX ＊。然後，因為氧自由基O＊與氟化矽的自由基SiFX ＊反應，而沉積出第2保護膜。
    本實施形態中，將步驟S13(第2沉積步驟)與步驟S14(第2蝕刻步驟)加以交替地重複進行至少各2次。
    第2次的步驟S13中，與第1次的步驟S13同樣地，利用含有CO氣體之處理氣體的電漿，在所形成之孔部51b的側壁沉積出保護膜55(第2沉積步驟)。藉此，如圖12所示般，在孔部51b的側壁沉積出保護膜55。此時，保護膜55也沉積於：第2遮罩膜53的頂面、形成在第2遮罩膜53之開口部53a的側面、及形成在第1遮罩膜52之開口部52a的側面。又，也可在側壁沉積出保護膜55，直到所形成之孔部51b的底處。
    第2次的步驟S14中，與第1次的步驟S14同樣地，以表面沉積有保護膜55的第2遮罩膜53為遮罩，利用將含有SF6氣體之處理氣體加以電漿化而成的電漿，將矽層51進行蝕刻(第2蝕刻步驟)。藉此，如圖13所示般，於第2遮罩膜53、第1遮罩膜52各自的開口部53a、52a，在下層側的矽層51形成孔部51c，達到第3深度H3。
    以下，藉由交替地重複進行步驟S13與步驟S14，而如圖14所示，在下層側的矽層51形成孔部51d，達到所希望之深度H。藉由交替地重複進行步驟S13與步驟S14，可保護遮罩膜免於電漿的蝕刻，並能使得所要形成之孔部的側壁相對於基板的表面呈垂直。
    又，本實施形態中，利用偶極環形磁石24，將水平磁場B施加到晶圓表面附近。當使得在晶圓表面附近之磁場的大小增加時，電子在磁力線周圍進行螺旋運動時的旋轉半徑(拉莫半徑)變小，存在於晶圓表面附近的電子經常被束縛在與晶圓表面接近的區域，因此於晶圓表面附近的電子密度提高。又，同樣地，於晶圓表面附近的電漿密度也增加。因此，能夠使矽層51的蝕刻速度增加。
    本實施形態中，於步驟S12中，也可一面使得供給之第1高頻電力的電力值階段性地增加，一面將矽層51進行蝕刻。又，也可在每次與步驟S13交替地重複進行步驟S14時，使得在步驟S14供給之第1高頻電力的電力值增加。在此，以此種製程的例子為實施例1，顯示於圖18之表1。
    表1中之步驟S12-1、步驟S12-2相當於前述的步驟S12。表1中之步驟S13、步驟S23、步驟S33、步驟S43分別相當於第1次、第2次、第3次、第4次的步驟S13。表1中之步驟S14-2、步驟S24-2、步驟S34-2、步驟S44-2分別相當於第1次、第2次、第3次、第4次的步驟S14。
    又，表1中之步驟S14-1、步驟S24-1、步驟S34-1、步驟S44-1分別為：在第1次、第2次、第3次、第4次之步驟S14中將矽層51進行蝕刻以前，沉積出第2保護膜的步驟。
    實施例1中，於步驟S12-1將第1高頻電力設定為2200W，於步驟S12-2將第1高頻電力設定為2300W。亦即，使得供給之第1高頻電力的電力值階段性地增加。於步驟S12中，藉由使得供給之第1高頻電力的電力值階段性地增加，可使電漿的能量隨著蝕刻的進行而增加。因此，對於與時間序列一同增強的H2(氫分子)，將能夠把蝕刻所需的自由基送往孔底。
    實施例1中，於步驟S14-2將第1高頻電力設定為2400W，於步驟S24-2將第1高頻電力設定為2550W，於步驟S34-2將第1高頻電力設定為2700W，於步驟S44-2將第1高頻電力設定為2800W。亦即，每次與步驟S13交替地重複進行步驟S14時，使得在步驟S14-2~步驟S44-2供給之第1高頻電力的電力值階段性地增加。藉由使得在步驟S14-2~步驟S44-2供給之第1高頻電力的電力值增加，可確保住自由基對於孔底的供給數。因此，將第2遮罩膜53之開口部53a、第1遮罩膜52之開口部52a的形狀轉印到形成於矽層51的孔部時，能抑制住形狀異常的情形。
    藉由進行以上的製程，而結束進行矽層51的蝕刻後，如圖14示般地形成孔部51d，達到所希望之深度H。
    接著，一面參照比較例，一面說明下述情形：依本實施形態之電漿蝕刻方法，可保護遮罩免於電漿的蝕刻，並能使得所要形成之孔部的側壁相對於晶圓的表面呈垂直。
    圖15係示意地顯示依比較例之電漿蝕刻方法的各製程中之晶圓W狀態的剖面圖。
    又，依比較例之對矽層進行蝕刻的製程可設計成：例如已刪除表1之步驟S11、步驟S13、步驟S23、步驟S33及步驟S43以後者。
    於形成寬高比較大之孔部51e的情形，如圖15所示般，以由包含例如氧化矽膜及其他矽氧化物膜之第2遮罩膜53所構成的圖案為遮罩，將矽層51進行蝕刻。對於矽層，矽氧化物膜具有較光阻膜高的選擇比，因此即使長時間進行電漿蝕刻，也能防止遮罩被去除。
    然而，將矽層進行蝕刻以形成孔部的製程中，作為第2遮罩膜53，有時使用藉由製程溫度之限制等而在低溫下所形成的矽氧化物膜。在低溫下所形成的矽氧化物膜並非緻密的膜，其表面上會存在有微小的晶格缺陷。以此種矽氧化物膜為第2遮罩膜53，利用含有氟原子之處理氣體的電漿進行蝕刻時，該等微小的晶格缺陷會被電漿含有的氟自由基(F＊)所局部性地加以蝕刻。然後，第2遮罩膜53之表面會產生例如凹坑。當第2遮罩膜53之表面產生凹坑時，有形成出到達至第2遮罩膜53之底層膜的貫通孔53b之虞，而有損害第2遮罩膜53作為遮罩膜的功能之虞。
    又，當所形成之孔部51e的寬高比變大時，相較於所形成之孔部51e的頂面部51f稍微下方的部分，亦即彎曲部51g之開口直徑變成較頂面部51f之開口直徑為大。而且，於較彎曲部51g下方的部分51h，開口直徑越接近孔部51e底就越變小，且於孔部51e底變成最小。其結果，無法將孔部51e之側壁形成為相對於晶圓W的表面呈垂直。
    又，利用式(1)，而如前述般地將矽層51進行蝕刻時，於孔部51e之內部產生SiF4，所產生的SiF4必須往孔部51e之外部排出。但是，當所形成之孔部51e的寬高比變大，矽層51的蝕刻速度成為數十μm/分鐘時，SiF4的產量變多，供給至孔部51e內部之氟自由基F＊的量、與往孔部51e外部排出之反應產物SiF4的量變成大致相等。因此，在孔部51e內部中之SiF4的分壓變高，而氟自由基F＊之分壓變高的情形受到抑制，結果無法使矽層51的蝕刻速度增加，為其問題。
    另一方面，本實施形態中，以第2遮罩膜53為遮罩，進行矽層51的電漿蝕刻時，已利用含有CO氣體之處理氣體的電漿，而在第2遮罩膜53上沉積有保護膜55，第2遮罩膜53之表面並未露出來。因此，利用含有氟原子之處理氣體的電漿，進行矽層51的蝕刻時，能防止第2遮罩膜53表面上所存在之微小晶格缺陷被局部性地加以蝕刻，而能夠防止在第2遮罩膜53之表面產生凹坑。
    同樣地，利用含有CO氣體之處理氣體來沉積出保護膜55時，處理氣體不含有氟原子，因此能防止第2遮罩膜53表面上所存在之微小晶格缺陷被局部性地加以蝕刻，而能夠防止在第2遮罩膜53之表面產生凹坑。
    因此，沒有形成出到達至第2遮罩膜53之底層膜的貫通孔53b之虞，可保護第2遮罩膜53及第1遮罩膜52免於電漿的蝕刻。
    又，本實施形態中，利用含有CO氣體之處理氣體的電漿，而在孔部51d之側壁沉積出保護膜55。因此，即使於進行蝕刻以形成之孔部51d的深度尺寸變大的情形，也可抑制住側壁被蝕刻的情形，於是能抑制住彎曲部的產生。又，能夠防止開口直徑越接近孔部51d底就越變小，能使得孔部51d之側壁相對於晶圓W的表面呈垂直。
    而且，本實施形態中，由於可防止孔部51d之側壁被蝕刻，因此即便於所要形成之孔部51d的寬高比較大之情形，也能使得產生於孔部51d內部之SiF4的量較少。因此，可將孔部51d內部中之SiF4的分壓變高之情形加以抑制，而提高孔部51d內之氟自由基F＊的分壓，結果能夠使矽層51的蝕刻速度增加。
    在此，於進行步驟S10~步驟S12-2以後重複進行4次步驟S14(第2蝕刻步驟)的情形，藉由將各次步驟S14之任何次以前的步驟S13省略，而進行了共計進行0~3次步驟S13的蝕刻。然後，配合於實施例1所示之進行4次步驟S13的情形，針對進行0~4次步驟S13的情形，對於第1遮罩膜52、第2遮罩膜53之開口部52a、53a的側壁往側方被蝕刻而受侵蝕的侵蝕深度D進行測定(參照圖15)。又，將其結果顯示於圖19之表2。
    如表2所示，隨著步驟S13的次數增加，侵蝕深度D減少。因此已確認出：依本實施形態，利用含有CO氣體之處理氣體的電漿，而沉積出保護膜，藉此具有抑制住遮罩膜於側方被蝕刻而受侵蝕的效果。 (第2實施形態)
    接著，針對依本發明之第2實施形態的電漿蝕刻方法進行說明。
    依本實施形態之電漿蝕刻方法中，可採用與依第1實施形態之電漿蝕刻裝置相同的裝置。因此，針對於依本實施形態之蝕刻裝置，則省略其說明。
    又，依本實施形態之電漿蝕刻方法係採用TSV(Through-Silicon Via，矽穿孔)技術，於晶圓形成貫通孔，用以在三維立體封裝之半導體裝置形成貫通電極。因此，依本實施形態之電漿蝕刻方法於將貼合晶圓加以蝕刻的這一點上，與第1實施形態不同；該貼合晶圓係由用來形成貫通孔之晶圓(以下亦稱「元件晶圓」)透過黏接劑貼合於支撐晶圓而成。
    圖16及圖17係示意地顯示出包含依本實施形態之電漿蝕刻方法的半導體裝置製造方法之各製程中之晶圓狀態的剖面圖。
    貼合晶圓如圖16c所示，包含有元件晶圓W與支撐晶圓SW。元件晶圓W係在表面Wa形成有電晶體等之半導體裝置的基板。支撐晶圓SW係用來在已將元件晶圓W以研磨其背面Wb之方式加以薄化時，對於已薄化之元件晶圓W進行補強的基板。元件晶圓W係透過黏接劑G而貼合於支撐晶圓SW。
    依本實施形態之半導體裝置製造方法中，首先在由矽晶圓等所構成之元件晶圓W的表面形成電晶體101，並在形成有電晶體101的元件晶圓W上，形成層間絕緣膜102(圖16a)。
    接著，在層間絕緣膜102上形成配線構造103。在層間絕緣膜102上，交替地堆疊出配線層104、絕緣膜105，並且形成以貫通於絕緣膜105之方式在上下之配線層104間電性連接的介層洞106(圖16b)。
    接下來，使元件晶圓W上下反轉，透過黏接劑G，將元件晶圓W之表面Wa貼合於支撐晶圓SW，藉以準備出貼合晶圓。支撐晶圓SW係作為支撐體的基板，該支撐體用來在將元件晶圓W以研磨其背面Wb之方式加以薄化時，對於已薄化之元件晶圓W進行補強，而防止翹曲。又，支撐晶圓SW由例如矽晶圓等所構成。然後，將貼合晶圓支撐於例如研磨裝置所具有的支撐部，將晶圓W之背面Wb側進行研磨，使得研磨前的厚度T1薄化成為既定厚度T2(圖16c)。又，既定厚度T2可設定為例如50~200μm。
    又，圖16中，為了易於進行圖示，將層間絕緣膜102及配線構造103的厚度加以誇張描繪。但是實際上，相較於晶圓W之基體本身的厚度，層間絕緣膜102及配線構造103的厚度係屬極小(圖17亦同)。
    接著，在晶圓W之背面Wb形成未圖示之由例如第1遮罩膜與第2遮罩膜所構成的遮罩膜。然後，於遮罩膜上塗佈光阻劑，進行曝光、顯影，藉以形成未圖示的光阻圖案。以光阻圖案為遮罩，於遮罩膜形成開口部，並與第1實施形態同樣地，將殘留的光阻劑進行灰化而去除。接著，進行與第1實施形態同樣的電漿蝕刻，以遮罩膜為遮罩，對晶圓W之背面Wb進行蝕刻，而形成貫通孔V。然後，藉由例如蝕刻，將形成有貫通孔V之晶圓W的背面Wb上所殘留的遮罩膜加以去除(圖17a)。貫通孔V的直徑可設定為例如1~10μm。又，貫通孔V的深度係相當於將晶圓W之背面Wb研磨而薄化後的晶圓W之基體本身的厚度，可設定為例如50~200μm。
    接下來，以被覆住貫通孔V之內周面的方式，形成例如聚醯亞胺等之絕緣膜107，再以電解電鍍法等，於內周面已由絕緣膜107所被覆的貫通孔V內形成貫通電極108(圖17b)。
    再來，藉由將支撐晶圓SW從晶圓W剝下來，而得到已薄化且形成有貫通電極108的晶圓W。例如，可藉由照射出紫外線(UV光)，使光反應性之黏接劑G的黏接力下降而剝下來(圖17c)。
    本實施形態中，同樣可藉由依第1實施形態的電漿蝕刻方法，進行圖17a所示之電漿蝕刻。亦即，於矽層上形成第1遮罩膜、第2遮罩膜，以其上所形成有的光阻膜為遮罩，將第2遮罩膜及第1遮罩膜進行蝕刻，而形成開口部，並以第2遮罩膜及第1遮罩膜為遮罩，將矽層進行蝕刻。然後此時，利用含有CO氣體之處理氣體的電漿，在第2遮罩膜的表面或所形成之孔部的側壁，沉積出保護膜。藉此，可保護第2遮罩膜及第1遮罩膜免於電漿的蝕刻，使得所要形成之孔部的側壁相對於基板的表面呈垂直，並且可提高矽層的蝕刻速度。
    以上，已針對本發明之最佳實施形態進行記述，但本發明並不限於該等特定實施形態，於申請專利範圍內所記載之本發明要旨的範疇內，可進行各種變形、變更。
    本國際申請案主張以2011年7月12日所申請之日本專利申請案2011-154175號為基礎的優先權，並於本國際申請案援用其全部內容。
    S10‧‧‧灰化步驟
    S11‧‧‧第1沉積步驟
    S12‧‧‧第1蝕刻步驟
    S13‧‧‧第2沉積步驟
    S14‧‧‧第2蝕刻步驟
    权利要求:
    Claims (6)
    [1] 一種電漿蝕刻方法，對於矽層上方形成有已圖案化成既定圖案之矽氧化物膜的被處理基板中的該矽層，以該矽氧化物膜為遮罩，利用第1處理氣體的電漿來進行蝕刻，而形成孔部；包含有：第1沉積步驟，利用含有一氧化碳氣體之第2處理氣體的電漿，在該矽氧化物膜之表面沉積出保護膜；第1蝕刻步驟，以表面沉積有該保護膜的該矽氧化物膜為遮罩，利用該第1處理氣體的電漿，將該矽層進行蝕刻；第2沉積步驟，於該第1蝕刻步驟後，利用該第2處理氣體的電漿，在所形成之該孔部的側壁沉積出該保護膜；及第2蝕刻步驟，以表面沉積有該保護膜的該矽氧化物膜為遮罩，利用該第1處理氣體的電漿，進一步將該矽層進行蝕刻；且將該第2沉積步驟與該第2蝕刻步驟加以交替地重複進行至少各2次。
    [2] 如申請專利範圍第1項之電漿蝕刻方法，其中，該第2沉積步驟係在該孔部的側壁沉積該保護膜，直至所形成之該孔部的底處。
    [3] 如申請專利範圍第1項之電漿蝕刻方法，其中，該被處理基板係於該矽氧化物膜上形成有光阻膜；且該第1沉積步驟係利用該第2處理氣體的電漿，去除該光阻膜，並且利用該第2處理氣體的電漿，在該矽氧化物膜之表面沉積該保護膜。
    [4] 如申請專利範圍第3項之電漿蝕刻方法，其中，該第1沉積步驟係利用含有氧氣之第3處理氣體的電漿，將該光阻膜進行灰化後，利用該第2處理氣體的電漿，把剩餘的該光阻膜去除。
    [5] 如申請專利範圍第1項之電漿蝕刻方法，其中，該第1蝕刻步驟係對於支撐該被處理基板的支撐部，供給具有第1頻率的第1高頻電力，並且一面使得供給之該第1高頻電力的電力值階段性地增加，一面將該矽層進行蝕刻。
    [6] 如申請專利範圍第1項之電漿蝕刻方法，其中，每次與該第2沉積步驟交替地重複進行該第2蝕刻步驟時，使得在該第2蝕刻步驟供給之該第1高頻電力的電力值增加。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI459465B|2014-11-01|電漿蝕刻方法
    JP5830275B2|2015-12-09|プラズマエッチング方法
    JP6001529B2|2016-10-05|プラズマエッチング装置及びプラズマエッチング方法
    KR102080246B1|2020-02-21|패턴 형성 방법 및 기판 처리 시스템
    KR102037542B1|2019-10-28|기판 배치대 및 플라즈마 처리 장치
    JP2007258426A|2007-10-04|プラズマエッチング方法
    US9324569B2|2016-04-26|Plasma etching method and plasma etching apparatus
    KR20180085358A|2018-07-26|보호막 형성 방법
    TWI492299B|2015-07-11|Manufacturing method of semiconductor device
    JP2018101697A|2018-06-28|パーティクル除去方法及び基板処理方法
    JP2014007270A|2014-01-16|エッチング方法及びエッチング装置
    JP2007059666A|2007-03-08|半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
    US9156307B2|2015-10-13|Plasma etching method and plasma etching apparatus
    同族专利:
    公开号 | 公开日
    US20140134846A1|2014-05-15|
    KR101904576B1|2018-10-04|
    KR20140050627A|2014-04-29|
    JP2013021192A|2013-01-31|
    US8975188B2|2015-03-10|
    TWI459465B|2014-11-01|
    JP5981106B2|2016-08-31|
    WO2013008824A1|2013-01-17|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    CN105210178A|2013-05-15|2015-12-30|东京毅力科创株式会社|等离子体蚀刻方法和等离子体蚀刻装置|US4855017A|1985-05-03|1989-08-08|Texas Instruments Incorporated|Trench etch process for a single-wafer RIE dry etch reactor|
    US5637189A|1996-06-25|1997-06-10|Xerox Corporation|Dry etch process control using electrically biased stop junctions|
    EP1357584A3|1996-08-01|2005-01-12|Surface Technology Systems Plc|Method of surface treatment of semiconductor substrates|
    JPH1197414A|1997-09-25|1999-04-09|Sony Corp|酸化シリコン系絶縁膜のプラズマエッチング方法|
    JP3063710B2|1997-11-17|2000-07-12|日本電気株式会社|半導体装置の製造方法|
    US6479391B2|2000-12-22|2002-11-12|Intel Corporation|Method for making a dual damascene interconnect using a multilayer hard mask|
    US6696365B2|2002-01-07|2004-02-24|Applied Materials, Inc.|Process for in-situ etching a hardmask stack|
    US6709917B2|2002-05-13|2004-03-23|International Business Machines Corporation|Method to increase the etch rate and depth in high aspect ratio structure|
    US20040192058A1|2003-03-28|2004-09-30|Taiwan Semiconductor Manufacturing Co., Ltd.|Pre-etching plasma treatment to form dual damascene with improved profile|
    JP2007012819A|2005-06-29|2007-01-18|Toshiba Corp|ドライエッチング方法|
    US20070202700A1|2006-02-27|2007-08-30|Applied Materials, Inc.|Etch methods to form anisotropic features for high aspect ratio applications|
    US7807583B2|2006-08-25|2010-10-05|Imec|High aspect ratio via etch|
    US7981812B2|2007-07-08|2011-07-19|Applied Materials, Inc.|Methods for forming ultra thin structures on a substrate|
    WO2009080615A2|2007-12-21|2009-07-02|Solvay Fluor Gmbh|Process for the production of microelectromechanical systems|
    JP2009182059A|2008-01-29|2009-08-13|Toshiba Corp|ドライエッチング方法|
    US20090191711A1|2008-01-30|2009-07-30|Ying Rui|Hardmask open process with enhanced cd space shrink and reduction|
    JP5172417B2|2008-03-27|2013-03-27|Ｓｐｐテクノロジーズ株式会社|シリコン構造体の製造方法及びその製造装置並びにその製造プログラム|
    US8173547B2|2008-10-23|2012-05-08|Lam Research Corporation|Silicon etch with passivation using plasma enhanced oxidation|
    JP5206311B2|2008-10-24|2013-06-12|株式会社デンソー|半導体装置の製造方法|
    JP5035300B2|2009-06-15|2012-09-26|株式会社デンソー|半導体装置の製造方法|
    JP4987928B2|2009-09-24|2012-08-01|株式会社東芝|半導体装置の製造方法|
    WO2011036819A1|2009-09-28|2011-03-31|株式会社 東芝|半導体装置の製造方法|
    JP2011108690A|2009-11-12|2011-06-02|Panasonic Corp|半導体装置及びその製造方法|
    US20110174774A1|2010-01-21|2011-07-21|Ying-Chih Lin|Method of descumming patterned photoresist|US10297459B2|2013-09-20|2019-05-21|Lam Research Corporation|Technique to deposit sidewall passivation for high aspect ratio cylinder etch|
    CN103915321A|2013-01-06|2014-07-09|中国科学院微电子研究所|半导体结构及其制造方法|
    JP6207947B2|2013-09-24|2017-10-04|東京エレクトロン株式会社|被処理体をプラズマ処理する方法|
    CN104637867B|2013-11-15|2017-11-10|中微半导体设备有限公司|硅通孔刻蚀方法|
    JP6267953B2|2013-12-19|2018-01-24|東京エレクトロン株式会社|半導体装置の製造方法|
    JP6373150B2|2014-06-16|2018-08-15|東京エレクトロン株式会社|基板処理システム及び基板処理方法|
    JP6549765B2|2014-06-16|2019-07-24|東京エレクトロン株式会社|処理方法|
    US9887097B2|2014-12-04|2018-02-06|Lam Research Corporation|Technique to deposit sidewall passivation for high aspect ratio cylinder etch|
    CN105719965A|2014-12-04|2016-06-29|北京北方微电子基地设备工艺研究中心有限责任公司|二氧化硅基片的刻蚀方法和刻蚀设备|
    CN106356330B|2015-07-17|2019-03-29|中芯国际集成电路制造有限公司|半导体结构的形成方法|
    CN106409751B|2015-07-27|2020-03-10|中芯国际集成电路制造有限公司|半导体结构的形成方法|
    US9543148B1|2015-09-01|2017-01-10|Lam Research Corporation|Mask shrink layer for high aspect ratio dielectric etch|
    US9595451B1|2015-10-19|2017-03-14|Applied Materials, Inc.|Highly selective etching methods for etching dielectric materials|
    CN106653594B|2015-10-30|2019-05-28|中微半导体设备股份有限公司|一种在高宽比硅刻蚀中用于提高侧壁刻蚀效果的方法|
    JP6604833B2|2015-12-03|2019-11-13|東京エレクトロン株式会社|プラズマエッチング方法|
    US10541143B2|2016-03-30|2020-01-21|Intel Corporation|Self-aligned build-up of topographic features|
    KR20180012918A|2016-07-27|2018-02-07|삼성전자주식회사|반도체 장치의 제조 방법|
    US10276398B2|2017-08-02|2019-04-30|Lam Research Corporation|High aspect ratio selective lateral etch using cyclic passivation and etching|
    US10658174B2|2017-11-21|2020-05-19|Lam Research Corporation|Atomic layer deposition and etch for reducing roughness|
    US11171011B2|2018-08-21|2021-11-09|Lam Research Corporation|Method for etching an etch layer|
    US20200135898A1|2018-10-30|2020-04-30|International Business Machines Corporation|Hard mask replenishment for etching processes|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    JP2011154175A|JP5981106B2|2011-07-12|2011-07-12|プラズマエッチング方法|
    [返回顶部]